(19)

JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10285223 A

(43) Date of publication of application: 23.10.98

(51) Int. CI

H04L 13/08 G06F 5/06

H04L 12/40

(21) Application number: 09083141

(71) Applicant:

SONY CORP

(22) Date of filing: 01.04.97

(72) Inventor:

NAKAMURA RYUTA


(54) SIGNAL PROCESSING CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a signal processing circuit whose circuit scale is not increased where a capacity ratio of transmission/reception storage devices is optionally changed.

SOLUTION: An asynchronous communication use FIFO 104 consisting of a RAM is divided into a transmission FIFO 104a and a reception FIFO 104b. A CPU 30 controls the capacity ratio of the transmission FIFO 104a to the reception FIFO 104b to be 1:1 in the case of, e.g. conventional asynchronous communication and the capacity ratio of the transmission FIFO 104a to the reception FIFO 104b to be larger than 1:1 in the case of a special operation such as bus reset.

COPYRIGHT: (C)1998,JPO



THIS PAGE BLANK OF

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平10-285223

(43)公開日 平成10年(1998)10月23日

(51) Int. Cl. ⁶	識別記号	庁内整理番号	FI			技術表示箇所
H04L 13/08			H04L 13/08			
G06F 5/06			G06F 5/06		С	
H04L 12/40			H04L 11/00	320		

審査請求 未請求 請求項の数5 OL (全10頁)


(21)出願番号	特願平9-83141	(71)出願人	0 0 0 0 0 2 1 8 5
	•		ソニー株式会社
(22)出願日	平成9年(1997)4月1日		東京都品川区北品川 6 丁目 7 番 3 5 号
		(72)発明者	中村 龍太
			東京都品川区北品川6丁目7番35号 ソ
			二一株式会社内
		(74)代理人	弁理十 佐藤 降久

(54) 【発明の名称】信号処理回路

(57)【要約】

【課題】回路規模、の増加を抑制でき、また、送受信用 記憶装置のサイズの容量比を任意に変更することができ る信号処理回路を提供する。

【解決手段】アシンクロナス通信用FIFO104を、 1つのRAMから構成して、送信用FIFO104aと _-受信用FIFO140 b との2つの領域に区分けし、送 信用FIFO104aと受信用FIFO140bとの容 量比をCPU30により、たとえば通常のアシンクロナ ス通信時には送信用FIFO104aと受信用FIFO 140bとの容量比が1:1となるように制御し、特定 動作時、たとえばバスリセット時には送信用FIFO1 04aと受信用FIFO140bとの容量比が受信用F -IFO140b側が大きくなるように制御する。



【特許請求の範囲】

【請求項1】 シリアルインタフェースバスとのデータ の送信または受信を一旦記憶手段に格納して行う信号処 理回路であって、

上記記億手段は1つの記憶領域を持つ記憶装置からな り、所定の領域で、送信データ格納領域と受信データ格 納領域とに区分けされている信号処理回路。

【請求項2】 上記送信データ格納領域と受信データ格 納領域との容量比を特定状況に応じて変更する手段を有 する請求項1記載の信号処理回路。

【請求項3】 上記特定状況は、シリアルインタフェー スバスを伝送された各ノードの情報からなるセルフID パケットを受信するバスリセット時であり、

上記変更する手段は、上記受信データ格納領域が送信デ ータ格納領域より大きくなるように容量比を設定する請 求項2記載の信号処理回路。

【請求項4】 シリアルインタフェースパスとで送受信 されるデータはアシンクロナスパケットである請求項1 記載の信号処理回路。

【請求項5】 上記記憶装置は、FIFOメモリである 20 請求項1記載の信号処理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリアルインター フェースに用いられる信号処理回路に関するものであ る。

[00021

【従来の技術】近年、マルチメディア・データ転送のた めのインターフェースとして、高速データ転送、リアル タイム転送を実現するIEEE(The Institute of Ele 30 (TimeStamp)が書き込まれる。 ctrical and Electronic Engineers) 1394. H i ${f g}$ h PerformanceSirial Busが規 格化された。

[0003] このIEEE1394シリアルインタフェ ースのデータ転送には、従来のRequest.Acknoledgeの要 求、受信確認を行うアシンクロナス(Asynchronous)転 _-送と、あるノードから125μsに1回必ずデータが送 られるアイソクロナス(Isochronous) 転送がある。

【0004】このように、2つの転送モードを有する! E E E 1 3 9 4 シリアルインタフェースでのデータは、 パケット単位で転送が行われる。

【0005】図5は、アイソクロナス通信における1ソ ースパケットのバイトサイズを示す図である。図5

(A)はDVB(Digital Video Broadcast) 仕様時、図 5(B)はDSS(Digital Satelite System) 仕様時の パケットサイズを示している。

【0006】DVB仕様時のソースパケットサイズは、 図5 (A) に示すように、4 バイトのソースパケットへ ッダ(SPH:Source Packet Header)と188パイト のデータの192バイトである。

【0007】これに対して、DSS仕様時のソースパケ ットサイズは、図5 (B) に示すように、4 バイトのソ ースパケットヘッダ (SPH)、10バイトの付加デー タ、および130バイトのデータの144バイトであ る。付加バイトはソースパケットヘッダとデータとの間 に挿入される。なお、IEEE1394規格では、取り 扱う最小データの単位は1クワドレット(quadlet) (= 4 パイト=32ビット) であるため、トランスポートス トリームデータと付加データの合計が32ビット単位で 構成できる設定であることが必要である。ただし、デフ ォルトでは付加バイトなしで設定される。

【0008】図6は、IEEE1394規格のアイソク ロナス通信でデータを送信させるときの元のデータと、 実際に送信されるパケットとの対応関係の一例を示す図 である。

【0009】図6に示すように、元のデータであるソー スパケットは、4パイトのソースパケットヘッダと、デ ータ長を調整するためのパディングデータを付加された 後、所定の数のデータブロックに分割される。なお、パ ケットを転送するときのデータの単位が1クワドレット (4 バイト) であることから、データブロックや各種へ ッダなどのバイト長は、全て4の倍数に設定される。

【0010】図7は、ソースパケットヘッダのフォーマ ットを示す図である。図7に示すように、ソースパケッ トヘッダのうち、25ビットには、たとえば上述したD VB方式等のディジタル衛星放送等で利用されているM PEG (Moving Picture Experts Group) — TS (Transpo rt Stream)データをアイソクロナス通信で送信するとき に、ジッタを抑制するために利用されるタイムスタンプ

【0011】そして、このようなパケットヘッダやCI P (Common Isochronous Packet) ヘッダ等のデータが、 所定の数のデータブロックに付加されることによりパケ ットが生成される。

【0012】図8はアイソクロナス通信用パケットの基 本構成例を示す図である。図8に示すように、アイソク ロナス通信のパケットは、第1クワドレットが1394 ヘッダ(Header)、第2クワドレットがヘッダCRC(Hea der-CRC)、第3クワドレットがCIPヘッダ1(CIP-He aderl)、第4クワドレットがCIPヘッダ2(CIP-Head er?)、第5クワドレットがソースパケットヘッダ(SP H) で、第6クワドレット以降がデータ領域である。そ して、最後のクワドレットがデータCRC(Data-CRC)で ある。

【0013】1394ヘッダは、データ長を表すdata-i eng(、このパケット転送されるチャネルの番号($0\sim6$ 3のいずれか)を示すchannel 、処理のコードを表すtc ode、および各アプリケーションで規定される同期コー ドsyにより構成されている。ヘッダCRCは、パケッ 50 トヘッダの誤り検出符号である。

【0014】 CIPヘッダ1は、送信ノード番号のため のSID(Source node ID)領域、データブロックの長さ のためのDBS(Data Block Size) 領域、パケット化に おけるデータの分割数のためのFN(Fraction Number) 領域、パディグデータのクワドレット数のためのQPC (Quadlet Padding Count) 領域、ソースパケットヘッダ の有無を表すフラグのためのSPH領域、アイソクロナ スパケットの数を検出するカウンタのためのDBC(Da ta Block Continuty Couter) 領域により構成されてい 転送するクワドレット数を表す。

【0015】CIPヘッダ2は、転送されるデータの種 類を表す信号フォーマットのためのFMT領域、および 信号フォーマットに対応して利用されるFDF(Format) Dependent Field)領域により構成されている。

【0016】 SPHヘッダは、トランスポートストリー ムパケットが到着した軸に固定の遅延値を加えた値が設 定されるタイムスタンプ領域を有している。また、デー 夕CRCは、データフィールドの誤り検出符号である。 【0017】上述した構成を有するパケットの送受信を 20 行うIEEE1394シリアルインタフェースの信号処 理回路は、主としてIEEE1394シリアルバスを直 接ドライブするフィジカル・レイヤ回路と、フィジカル ・レイヤのデータ転送をコントロールするリンク・レイ ヤ回路とにより構成される。

[0018]

【発明が解決しようとする課題】 IEEE1394シリ アルインタフェースのデータ転送では、送信データおよ び受信データは一旦リンク・レイヤ回路に設けられたF IFO (First-In First-Out) メモリ (以下、単にFI FOという)等の記憶装置(RAM)に格納される。実 際には、アシンクロナスパケット用FIFOとアイソク ロナスパケット用FIFOとは別個に設けられる。

【0019】ところで、上述したIEEE1394シリ アルインタフェースの信号処理回路において、図9に示 すように、一般的なアシンクロナス通信系1では、アシ ンクロナスパケット用FIFO2は、送信用FIFO2 aと受信用FIFO2bとの独立した専用RAMにより 構成されている。この構成を採用した場合、送信および 受信のそれぞれに、独立した周辺回路(アドレス、デー 40 タおよび書き込み/読み出し制御)の構成を採ればよ く、送受信の相互関係を考慮せずにRAMへのアクセス 制御を行うことができる。したがって、回路設計上で は、比較的簡単に実現可能である。

【0020】しかし、一つのLSI上でこれを構築す る、RAMの数が多いことは、チップ面積の増大、レイ アウト設計への負担増といったマイナス面もある。ま た、独立のFIFOを2つ持つということは、送信およ び受信それぞれにFIFO容量が固定サイズであるの で、ある状況下、たとえばバスリセット時に各ノード

(装置) から送られてくるセルフIDパケットを受信す る際等に、受信用FIFOの容量を増やしたいといった ケースには対応不可能である。

【0021】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、回路規模、の増加を抑制でき、 また、送受信用記憶装置のサイズの容量比を任意に変更 することができる信号処理回路を提供することにある。 [0022]

【課題を解決するための手段】上記目的を達成するた る。なお、DBS領域は、1アイソクロナスパケットで IO め、本発明は、シリアルインタフェースバスとのデータ の送信または受信を一旦記憶手段に格納して行う信号処 理回路であって、上記記億手段は1つの記憶領域を持つ 記憶装置からなり、所定の領域で、送信データ格納領域 と受信データ格納領域とに区分けされている。

> 【0023】また、本発明では、上記送信データ格納領 域と受信データ格納領域との容量比を特定状況に応じて 変更する手段を有する。

【0024】そして、上記特定状況は、シリアルインタ フェースパスを伝送された各ノードの情報からなるセル フIDパケットを受信するバスリセット時であり、上記 変更する手段は、上記受信データ格納領域が送信データ 格納領域より大きくなるように容量比を設定する。

【0025】また、本発明では、シリアルインタフェー スパスとで送受信されるデータはアシンクロナスパケッ トである。

【0026】本発明の信号処理回路によれば、記憶手段 が1つの記憶領域を持つ記憶装置により構成され、所定 の領域で、送信データ格納領域と受信データ格納領域と に区分けされていることから、搭載するLSIのチップ 面積の増加が抑制される。また、本発明では、送信デー 夕格納領域と受信データ格納領域との容量比が特定状況 に応じて変更される。

[0027]

【発明の実施の形態】

第1実施形態

図1は、IEEE1394シリアルインタフェースに適 用される本発明に係るMPEG用信号処理回路の一実施 形態を示すプロック構成図である。

【0028】この信号処理回路は、リンク・レイヤ回路 10、フィジカル・レイヤ回路20、ホストコンピュー タとしてのCPU30により構成されている。また、4 0 はMPEGトランスポータを示している。

【0029】リンク・レイヤ回路10は、CPU30の 制御の下、アシンクロナス転送およびとアイソクロナス 転送の制御、並びにフィジカル・レイヤ回路20の制御 を行う。具体的には、図1に示すように、リンクコア(L ink Core)) 101、ホストインタフェース回路 (Host 1 /F) 102、アプリケーションインタフェース回路 (AP I/F) 103、送信用FIFO (AT-FIFO) 104a、受

50 信用 F I F O (AR-FIFO) 1 O 4 b からなるアシンクロナ

Automora and A

ス通信用FIFO、セルフID用リゾルバ(Resolver) 1 0 5、アイソクロナス通信用送信前処理回路(TXOPRE) 1 0 6、アイソクロナス通信用送信後処理回路(TXOPRO) 1 0 7、アイソクロナス通信用受信前処理回路(TXIPRE) 1 0 8、アイソクロナス通信用受信前処理回路(TXIPRO) I 0 9、アイソクロナス通信用下IFO(I-FIFO) 1 1 0、およびコンフィギュレーションレジスタ(Configuration Register、以下CFRという) 1 1 1 により構成されている。

【0030】図1の回路おいて、ホストインタフェース回路102、送信用FIFO104a、アシンクロナス通信の受信用FIFO104bおよびリンクコア101によりアシンクロナス通信系回路が構成される。そして、アプリケーションインタフェース回路103、送信前処理回路106、送信後処理回路107、受信前処理回路108、受信前処理回路109、FIFO110およびリンクコア101によりアイソクロナス通信系回路が構成される。

【0031】リンクコア101は、アシンクロナス通信用パケットおよびアイソクロナス通信用パケットの送信20回路、受信回路、これらパケットのIEEE1394シリアルバスBSを直接ドライブするフィジカル・レイヤ回路20とのインタフェース回路、125μs毎にリセットされるサイクルタイマ、サイクルモニタやCRC回路から構成されている。そして、たとえばサイクルタイマ等の時間データ等はCFR111を通してアイソクロナス通信系処理回路に供給される。また、バスリセットには、IEEE1394シリアルバスBSを伝送されてくるセルフIDパケットを受信時間を監視し、セルフIDパケットを受信時間を監視し、セルフIDフェーズであるか否かを判断し、リゾルバ105に30

【0032】ホストインタフェース回路102は、主としてホストコンピュータとしてのCPU30と送信用FIFO104a、受信用FIFO104bとのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、CPU30とCFR111との各種データの送受信の調停を行う。たとえばCPU30からは、アイソクロナス通信用パケットのSPH(ソースパケットヘッグ)に設定されるタイムスタンプ用遅延時間Txdelayがホストインタフェース102を通してCFR111にセ40ットされる。

【0033】アシンクロナス通信用FIFO104は、1つのRAMからなり、送信用FIFO104aと受信-用FIFO140bとの2つの領域に区分けされる。そして、送信用FIFO104aと受信用FIFO140bとの容量比はCPU30により制御される。たとえば通常のアシンクロナス通信時には送信用FIFO104aと受信用FIFO140bとの容量比は1:1となるようにCPU30により制御され、たとえばバスリセット時には各ノード(装置)から送られてくる最大63個50

のセルフIDパケットを受信する必要性が生じる場合があることから、送信用FIFO104aと受信用FIFO104aと受信用FIFO104aに CPU30により制御される。なお、送信用FIFO104aに は、IEEE1394シリアルバスBSに伝送させるる FO104bにはIEEE1394シリアルバストシンクロナス通信用パケットが格納され、受信用パケットが格納される。また、CPU30からの記しのたがアントが格納される。また、CPU30からの記りによっているのアクセスは同時には行われない。さららのアクセスは同時には行われない。さらのアクセスは同時には行われない。さらのアクセスは同時には行われない。さらのアクセスは同時には行われない。さらにアドレス領域は独立していなくてはならないことから、送信別に有している。

【0034】アプリケーションインタフェース回路103は、MPEGトランスポータ40とアイソクロナス通信用送信前処理回路106およびアイソクロナス通信用受信前処理回路109とのクロック信号や制御信号等を含むMPEGトランスポートストリームデータの送受信の調停を行う。

【0035】解析手段としてのリゾルバ(Resolver)1 05は、バスリセット時に、リンクコア101を介して IEEE1394シリアルバスBSを伝送されてきた第 1番目のセルフIDパケットを受けてそのギャップカウ ント値gap-cn:!を検出し、次から受信したセルフIDパ ケット毎のギャップカウント値gap-cnt/Vを検出して、第 1番ギャップカウント値gap-cntlと比較して、比較の結 果、たとえば等しい場合にはハイレベルの信号S105 でCFR111にセットし、等しくない場合にはローレ ベルの信号SI05でCFRII1にセットする。この 情報はホストインタフェース回路I02を介してCPU 30に報知される。そして、CPU30は、ギャップカ ウント値が異なる情報を得たときには、たとえば新しい ノード(装置)が接続されたものとしてバスリセットを かける。また、検出したギャップカウント値もCFR1 11を介してCPU30に報知される。また、リゾルバ 105は、必要に応じて受信したセルフIDパケットを 受信用FIFO104bに格納する。なお、前述したよ うに、IEEE1394シリアルバスBSにおいて、バ スリセットが発生した後、そのバスに何台のノードが接 続されているかは、受信したセルフIDパケットを解析 することで分かるが、本実施形態のように、ギャップカ ウント値を比較するようにしたのは、一つのシリアルバ スにおいて、接続している各ノードがバスを正しく使用 するためには、各ノードのギャップカウント値が等しく ある必要があるからである。

【0036】図2は、IEEE1394シリアルインタフェースにおけるセルフIDパケットのフォーマット例を示す図である。図2に示すように、セルフIDパケットは、フィジカルーID(physical-ID)領域、L(link

10

40

active) 領域、ギャップーカウント(gap-count) 領域、フィジカルースピード(phy-speed) 領域、フィジカルーディレイ(phy-delay) 領域等により構成されている。

【0037】送信前処理回路106、アプリケーションインタフェース回路103を介してMPEGトランスポータ40によるMPEGトランスポートストリームデータを受けて、IEEE1394規格のアイソクロナス通信用としてクワドレット(4バイト)単位にデータ長を調整し、かつ4バイトのソースパケットヘッダ(SPH)を付加し、FIFO110に格納する。

【0038】ソースパケットヘッダを付加するときに受信側のデータ出力時間を決定するタイムスタンプを設定するが、この設定は以下のように行われる。まず、MPEGトランスポータ40からパケットの最終データを受け取ったタイミングで内部のサイクルレジスタの値をラッチする。次に、CPU30からホストインタフェース102を介してCFR111にセットされた遅延時間Txdelayを上記サイクルレジスタの値に加算する。そして、加算した値をタイムスタンプとして、受け取ったパ20ケットのソースパケットヘッダに挿入(設定)する。

【0039】図3は、ソースパケットヘッダにおけるタ イムスタンプの具体的な構成を説明するための図であ る。図3に示すように、受信側のデータ出力時間を決定 するためのタイムスタンプは、25ビットで現時刻を表 す。すなわち、タイムスタンプは25ビットで構成さ れ、下位12ビットがサイクルオフセットCO(cycle-o [[set]領域、上位13ビットがサイクルカウントCC(c ycle-count) 領域として割り当てられている。サイクル オフセットは0~3071 (12b 10111111 1111) $0125 \mu s \epsilon h d \nu h b$ ($\rho d \nu \rho C L K$ 99(13b 1111100111111)の1秒を カウントするものである。したがって、原則として、タ イムスタンプの下位12ピットは3072以上を示すこ とはなく、上位13ビットは8000以上を示すことは _-ない。

【0040】送信後処理回路107は、FIFO110に格納されたソースパケットヘッダを含むデータに対して図8に示すように、1394ヘッダ、CIPヘッダ1、2を付加してリンクコア101の送信回路に出力する。

【0041】受信前処理回路108は、リンクコア101を介して「EEE1394シリアルバスBSを、たとえば分割されて伝送されてきたアシンクロナス通信用パケットを受けて、受信パケットの1394ヘッダ、CIPヘッダ1、2等の内容を解析し、データを復元してソースパケットヘッダとデータをFIFO110に格納する。

【0042】受信後処理回路109は、FIFO110 50

に格納されたソースパケットヘッダのタイムスタンプの時間データを読み出し、読み出したタイムスタンプデータ (TS) とリンクコア101内にあるサイクルタイム (CT) を比較し、サイクルタイム (CT) を比較し、サイクルタイム (CT) を比較し、サイクルタイム (CT) を比較し、サイクルタイム は、FIFO110に格納されているソースパケッイ は、FIFO110に格納されているソースパケッス でいずを除くデータをアプリケーションインタフェース 回路103を介し、MPEG用トランスポートストリー は の 3 を介し、グスリセット時にIEEE1394 シリアルバス BSを伝送されてきたセルフIDパケットの解析動作について、図4のフローチャートに関連付けて説明する。

【0044】バスリセットがかかると、各ノードのフィジカル・レイヤ回路20からセルフIDパケットがIEEE1394シリアルバスBSに伝送される。このとき、リンク・レイヤ回路10のアシンクロナス通信用FIFO104の送信用FIFO104aと受信用FIFO140bとの容量比は3:7となるようにCPU30により制御される。

【0045】そして、IEEE1394シリアルバスBSを伝送されてきたセルフIDパケットは、あるノードの信号処理回路のフィジカル・レイヤ回路20で受信され、リンクコア101を介してリゾルバ105に入力される(S1)。なお、リンクコア101では、IEEE1394シリアルバスBSを伝送されてくるセルフIDパケットの受信時間が監視されて、セルフIDフェーズであるか否かが判断され、リゾルバ105に報知される(S3)。

【0046】リゾルバ105では、バスリセット時に、リンクコア101を介してIEEE1394シリアルバスBSを伝送されてきた第1番目のセルフIDパケットを受けてそのギャップカウント値gap-cntlが検出され (S2)、その値が保持される。そして、ステップS3でセルフIDフェーズが終了していないと判断された場合には、次に受信したセルフIDパケット毎のギャップカウント値gap-cntlが検出される(S4、S5)。そのレント値gap-cntlとステップS4で検出したギャップカウント値gap-cntlが比較される(S5)。ステップS5の比較の結果、等しい場合にはローレベルの信号S105がCFR111にセットされる(S7)。そして、ステップS3の動作に戻り、以上の動作がステップS3でセルフIDフェーズが終了したと判断されるまで行われる。

【0047】一方、ステップS6の比較の結果、第1番ギャップカウント値gap-cntlとステップS4で検出したギャップカウント値gap-cntlが等しくない場合には、ハイレベルの信号S105がCFR111にセットされる(S8)。この情報はホストインタフェース回路102

を介してCPU30に報知される。そして、CPU30 は、ギャップカウント値が異なる情報を得たことによ り、たとえば新しいノード(装置)が接続されたものと してバスリセットをかける。

【0048】また、上述した解析動作を行うリゾルバ1 05により、必要に応じて受信したセルフIDパケット がFIFO104bに順次格納される。そして、CPU 30によりFIFO104bに格納されセルフIDパケ ットに基づいてシステムの解析等が行われる。

【0049】また、セルフIDフェーズが終了した場合 10 には、CPU30により送信用FIFO104aと受信 用FIFO140bとの容量比は1:1となるように制 御され、以降、通常のアシンクロナス通信時が行われ、 送信用FIFO104aにはIEEE1394シリアル バスBSに伝送させるアシンクロナス通信用パケットが 格納され、受信用FIFO104bにはIEEE139 4 シリアルバスBSを伝送されてきたアシンクロナス通 信用パケットが格納される。

【0050】以上説明したように、本実施形態によれ ば、アシンクロナス通信用FIFO104を、1つのR 20 AMから構成して、送信用FIFO104aと受信用F IFO140bとの2つの領域に区分けし、送信用FI FO104aと受信用FIFO140bとの容量比をC PU30により、たとえば通常のアシンクロナス通信時 には送信用FIFO104aと受信用FIFO140b との容量比が1:1となるように制御し、特定動作時、 たとえばバスリセット時には送信用FIFO104aと 受信用FIFO140 b との容量比が3:7となるよう に制御するようにしたので、搭載するLSIのチップ面 積の増加を抑制することができ、また必要に応じて送受 信のFIFOのサイズの容量比を変更することができる 機能は、特定状況で送信あるいは受信用FIFOの領域 を多くとりたいときなどに有効である。

[0051] なお、本実施形態では、FIFO104の 送信用と受信用の記憶領域の境界をCPU30から設定 変更できるようにしたが、たとえば直接外部ピンから制 御する構成、あるいは内部レジスタの設定による構成 等、種々の態様が可能であることはいうまでもない。

【0052】また、本実施形態では、バスリセット時 ルバスBSを伝送されてきた第1番目のセルフIDパケ ットを受けてそのギャップカウント値gap-cntlを検出 し、次から受信したセルフIDパケット毎のギャップカー ウント値gap-cnlNを検出して、第1番ギャップカウント 値gap-cnilと比較して、比較の結果、たとえば等しい場 合にはハイレベルの信号S105でCFR111にセッ トし、等しくない場合にはローレベルの信号S105で CFR111にセットするリゾルバ(Resolver)105 を設け、CPU30は、ギャップカウント値が異なる情

報を得たときには、たとえば新しいノード(装置)が接 続されたものとしてバスリセットをかけ、また、検出し たギャップカウント値もCFR111を介してCPU3 0 に報知するようにしたので、回路規模、コストの低減 を図れ、制御系の負荷を軽減できる利点がある。また、 シリアルバスの初期化後の異常状態の検出を高速に行う ことができる。

[0053]

【発明の効果】以上説明したように、本発明によれば、 回路規模、の増加を抑制でき、また、送受信用記憶装置 のサイズの容量比を任意に変更することができる。

【図面の簡単な説明】

【図1】IEEE1394シリアルインタフェースに適 用される本発明に係るMPEG用信号処理回路の一実施 形態を示すブロック構成図である。

【図2】セルフIDパケットのフォーマット例を示す図 である。

【図3】タイムスタンプの具体的な構成を説明するため の図である。

【図4】バスリセット時の動作を説明するためのフロー チャートである。

【図 5】 アイソクロナス通信における1ソースパケット のバイトサイズを示す図であって、(A)はDVB仕様 時、(B)はDSS仕様時のパケットサイズを示す図で ある。

【図6】IEEE1394規格のアイソクロナス通信で データを送信させるときの元のデータと、実際に送信さ れるパケットとの対応関係の一例を示す図である。

【図7】ソースパケットヘッダのフォーマットを示す図 である。

【図8】アイソクロナス通信用パケットの基本構成例を 示す図である。


【図9】一般的なアシンクナス通信用FIFOの構成例 を説明するするための図である。

【符号の説明】

10…リンク・レイヤ回路、101…リンクコア(Link Core))、102…ホストインタフェース回路(Host i/ F) 、 1 0 3 2 … アプリケーションインタフェース回路 (AP I/F) 、 1 0 4 ··· アシンクロナス通信用FIFO、 に、リンクコア101を介してIEEE1394シリア 40 送信用FIFO (AT-FIF0)、104b…受信用FIFO


(AR-FIF0)、 1 0 5 …セルフID用リゾルバ(Resolve r)、106…アイソクロナス通信用送信前処理回路(T.X0 ut!)、107…アイソクロナス通信用送信後処理回路(『 X0ut2)、108…アイソクロナス通信用受信前処理回路 (TXIni)、 109…アイソクロナス通信用受信前処理回 路 (T.X.In.2) 、 110…アイソクロナス通信用FIFO(I -FIFO)、111…コンフィギュレーションレジスタ (C FR)、20…フィジカル・レイヤ回路、30…CP U、MPEGトランスポータ。






【図2】


【図7】




[図3]



【図6】




[図4]



【図5】

(A)

<u>DVB</u>



(B)

<u>DSS</u>

	S P H	付加データ0	付加データ1	付加データ2	付加データ3	付加データ4	付加データ5	付加データ6	付加データフ	付加データ8	付加データ9	トランスポート ストリームデータ
--	-------------	--------	--------	--------	--------	--------	--------	--------	--------	--------	--------	---------------------

[図8]

1394Header	3	30	29 2	8 2	7 21	77.	5 2	77	77,	17/		201	9	18	17	16	15	٦	1	3 1	2 1 ch	1 1 anı	0 <u>1</u>	9 [8	7	ŧ	5	4	3	2	1	0
				~~					-				-/	ŀ		de	C	R	C														
CIP Header I	3	0			/// STD <u>///</u>	//.		1	_			DB	s				Fi	١		Qŧ	č	SP			THE STATE OF			77	77. DB 22.	77. C			
CIP Header2	1	o		F	MI	:								_						F	DF												
SP Header			Reser	· ve	d													77) Ti	77. M	//. e S	(//	77. 10 77.											
																							_							_			
إ	_															Da	ta																
]	•																																Ĩ
	17.1	1818	inni	is is i		100	35.11		110	1114	4.1	10.05	::.	2323	: : :	1111	100	H	939	933	324.7	.ia	; ÷ ;	1010	1111	1875		727	: 1:	2121	: 2:		
														I)at	a_	CR	C															



